YY05052012輻射測(cè)試（GB4824）要求所有有源醫(yī)療器械必須滿(mǎn)足標(biāo)準(zhǔn)中規(guī)定的輻射限值，且不限于以下。

1組電磁輻射限值

表 42 B 組電磁輻射限值

表5a2 A組設(shè)備電磁威脅限值

YY05052012標(biāo)準(zhǔn)中的GB4824輻射測(cè)試數(shù)據(jù)如下所示，為不合格數(shù)據(jù)，超過(guò)白色極限值0.9dB。 為了不滿(mǎn)足標(biāo)準(zhǔn)要求，必須進(jìn)行EMC整改。

串?dāng)_干擾解決方案

串?dāng)_干擾（Common-mode Interference）：定義為任何PCB走線(xiàn)、元件、電纜等載流導(dǎo)體的內(nèi)部信號(hào)電流與PE或參考地之間的電位差所引起的干擾。

1、采用串?dāng)_抑制比高的串?dāng)_器件進(jìn)行混頻。

2. 電纜有屏蔽。

3、接地回路處理，減少回路面積，控制樣品本身回路中的干擾。

4、區(qū)分內(nèi)部對(duì)地環(huán)路的干擾，添加小磁珠，減少串?dāng)_干擾環(huán)路阻抗不匹配，降低插入損耗從而減少串?dāng)_干擾。

5. 散熱器、干擾源和每塊PCB盡可能遠(yuǎn)離金屬外殼、電纜和其他導(dǎo)電元件，以減少甜耦合，增加等效分布電容，從而抑制紋波干擾。

6.優(yōu)化PCB布局

7.其他...

差模干擾解決方案

差模干擾被定義為由任何載流導(dǎo)體（例如PCB走線(xiàn)、元件、電纜等）的內(nèi)部信號(hào)電流之間的電位差引起的干擾。

1、使用差模元件進(jìn)行混頻。

2. 電纜有屏蔽。

3、進(jìn)行阻抗匹配，并對(duì)信號(hào)進(jìn)行處理以覆蓋地線(xiàn)，從而控制樣品本身回路中的干擾。

4、使用三端元件，適當(dāng)減小脈沖的上升沿。

5、適當(dāng)降低工作速度，只要性能滿(mǎn)足即可。

6.優(yōu)化PCB布局

7.其他...

CLK時(shí)鐘干擾解決方案

1、采用特殊抖頻晶振，減少和分散峰值干擾能量，從而降低峰值能量。

2、將端子與線(xiàn)尾內(nèi)阻進(jìn)行阻抗匹配，減少信號(hào)反射。

3. 使用帶通或帶阻混頻器來(lái)抑制有意的發(fā)射紋波。

4.優(yōu)化PCB布局

5.其他...